

PORTE LOGICHE STATICHE CMOS

Sfruttando la tecnologia CMOS per implementare qualsiasi

Funzione logica (BOOLEANA). L'inverter è il GATE più semplice (utilizza un N-MOSFET e un P-MOSFET)

• Se il P-MOSFET CONDUCE (N-MOSFET OFF):

Uscita collegata alla tens. di alimentazione $\rightarrow 1$ LOGICO

• Se l'N-MOSFET CONDUCE (P-MOSFET OFF):

Uscita collegata a massa $\rightarrow 0$ LOGICO

NOTA: STIAMO USANDO LA LOGICA POSITIVA

Questo schema di connessione all'alimentazione e a massa può essere usato per implementare qualunque tipo di Funzione logica: $F(I_1, I_2, \dots, I_N)$

1. RETE DI PULL UP (PU):

Connetto l'uscita alla tensione di alimentazione se $F=1$

2. RETE DI PULL DOWN (PD):

Connetto l'uscita a massa se $F=0$

Non trattiamo più reti di un solo transistor (come nell'inverter) ma più complesse. Le reti di PU e PD devono essere complim. in modo che l'uscita sia collegata a una sola delle due tens. di riferimento (V_{DD} o MASSA), per fare ciò sfruttiamo i disp. complementari CMOS, così avremo solo una rete accesa alla volta.

1. PULL UP FORMATO DA P-MOSFET


2. PULL DOWN FORMATO DA N-MOSFET

ESEMPIO: INVERTER CMOS


La rete di PU è formata da un P-MOSFET e quella di PD da un N-MOSFET.

SCHEMA DELLE PORTE LOGICHE CMOS

INV. CMOS



GENERICA PORTA LOGICA CMOS



"Si chiamano porte logiche statiche perché si basano sul comportamento statico del circuito."

RIASSUNTO

1. PU FORMATO DA P-MOSFET
2. PD FORMATO DA N-MOSFET
3. $I_1, I_2, \dots, I_N \rightarrow N$ INGRESSI (PILOTANO SOLO 1 GATE)
4. MOSFET VISTI COME INTERRUITORI ON/OFF
 - ↳ N-MOSFET ON SE PILOTATO DA '1' LOGICO, OFF SE PILOTATO DA '0' LOGICO
 - ↳ P-MOSFET ON SE PILOTATO DA '0' LOGICO, ON SE PILOTATO DA '1' LOGICO

NOTA: SE IL MOSFET È ON $V_{DS} = 0$ PER PERMETTERE ALL'USCITA DI PORTARSI AL RIFERIMENTO $\rightarrow$ FUNZIONAMENTO IN TRIODO

5. PRODOTTO BOOLEANO TRA GLI INGRESSI:
Serie di MOSFET, conducono solo se tutti sono ON.

6. SOMMA BOOLEANA TRA GLI INGRESSI:

Parallelo di MOSFET, conducono se almeno uno è ON.

Questo ci permette di avere una mappatura tra ingressi e uscite.

RETI DI PULL-UP E PULL-DOWN

Dato una generica funzione logica $F(I_1, I_2, \dots, I_N)$

- **PULL-UP** $\rightarrow$ RESPONSABILE DI GENERARE $F=1$

Dove connettere l'uscita a V_{DD} , siccome è formato da P-MOSFET conducono quando l'ingresso I_K AL GATE È BASSO (0 LOGICO)

'0' $\equiv$ ON $\rightarrow$ CONDIZIONE DESCRITTA DA $\bar{I}_K$

Descrivo la sua conducibilità attraverso una funz. BOOLEANA

($P_U = 1 \rightarrow$ CONDUCE): $P_U(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_N) = F(I_1, I_2, \dots, I_N)$

- **PULL-DOWN** $\rightarrow$ RESPONSABILE DI GENERARE $F=0$

Dove connettere l'uscita a MASSA, siccome è formato da N-MOSFET, conducono quando l'ingresso I_K AL GATE È ALTO (1 LOGICO)

'1' $\equiv$ ON $\rightarrow$ CONDIZIONE DESCRITTA DA I_K

Descrivo la sua conducibilità attraverso una funz. BOOLEANA

($P_D = 1 \rightarrow$ CONDUCE): $P_D(I_1, I_2, \dots, I_N) = \bar{F}(I_1, I_2, \dots, I_N)$

e reti di P_U e P_D sono correlate tra di loro:

$$P_D(I_1, I_2, \dots, I_N) = P_U(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_N)$$

ESEMPIO: PORTA LOGICA NAND

A	B	OUT
0	0	1
0	1	1
1	0	1
1	1	0

$\rightarrow PU \rightarrow PU(\bar{A}, \bar{B}) = F(A, B)$
 $\rightarrow PD \rightarrow PD(A, B) = F(A, B)$

$$A \text{ --- } B \text{ --- } \overline{AB} \quad \text{FUNZ. NAND: } F(A, B) = \overline{AB}$$


NOTA: RICORDIAMO CHE

• PRODOTTO $\rightarrow$ SERIE DI MOSTFET

• SOMMA $\rightarrow$ PARALLELO DI MOSTFET

1. $PD(A, B) = F(A, B) = A \cdot B \rightarrow$ SERIE DI MOSTFET

2. $PU(\bar{A}, \bar{B}) = F(A, B) = \overline{A \cdot B} \rightarrow$ NON DIRETTAMENTE IMPLEMENTABILE CON SERIE E PARALLELI



PER IL PUNTO (2):

Sfrutto le leggi di De Morgan $\rightarrow \overline{AB} = \overline{A+B}$


Così ottengo una funz. nelle variabili $\bar{A}$ e $\bar{B}$ che sono quelle che descrivono la conducibilità del P-mosfet

$PU(\bar{A}, \bar{B}) = \overline{A+B} \rightarrow$ PARALLELO DI P MOSTFET PILOTATI DA A E B

ESEMPIO: PORTA LOGICA NOR

A	B	OUT
0	0	1
0	1	0
1	0	0
1	1	0

$\rightarrow PU \rightarrow PU(\bar{A}, \bar{B}) = F(A, B) = \overline{A+B} = \bar{A} \cdot \bar{B} \rightarrow$ SERIE DI P-MOSTFET PILOTATI DA A E B
 $\rightarrow PD \rightarrow PD(A, B) = F(A, B) = \overline{A+B} = A+B \rightarrow$ PARALLELO DI N-MOSTFET



PU e PD sono duali rispetto a funzioni booleane, ma anche per implementazione (serie/parallelo). ENTRAMBI SONO PILOTATI DAI SEGNALE A E B

SINTESI ED ANALISI DEL GATE CMOS

FUNZIONE $\rightarrow$ CIRCUITO

1. $PD(I_1, I_2, \dots, I_N) = F(I_1, I_2, \dots, I_N)$

2. SOMMA $\equiv$ PARALLELO DI MOSTFET

PRODOTTO $\equiv$ SERIE DI MOSTFET

3. PU È DUALE RISPETTO A PD, SERIE DI MOSTFET DIVENTANO PARALLELI E I PARALLELI DIVENTANO SERIE.

Oppure

1. $PV(\bar{I}_1, \bar{I}_2, \dots, \bar{I}_N) = F(I_1, I_2, \dots, I_N)$

2. SOMMA $\equiv$ PARALLELO DI MOSFET...

3. PD E DUACE RISPETTO AL PV, ... (COME PRIMA)

Analisi di una porta logica $\rightarrow$ estraggo la funzione implementata

ESEMPIO: PORTE AND E OR

$A \Rightarrow B \Rightarrow AB$

A	B	OUT
---	---	-----

0	0	0
0	1	0
1	0	0
1	1	1

$\left\{ \begin{array}{l} PD(A,B) = \overline{F(A,B)} = \overline{A \cdot B} = \overline{A} + \overline{B} \rightarrow \text{NON È ESPRIMIBILE IN PRODOTTI O SOMME DI A E B} \\ PV(\bar{A}, \bar{B}) = F(A,B) = A + B \rightarrow \text{NON È ESPRIMIBILE IN PRODOTTI O SOMME DI A E B} \end{array} \right.$

$A \Rightarrow B \Rightarrow A+B$

A	B	OUT
---	---	-----

0	0	0
0	1	1
1	0	1
1	1	1

$\left\{ \begin{array}{l} PD(A,B) = \overline{F(A,B)} = \overline{A+B} = \overline{A} \cdot \overline{B} \rightarrow \text{NON È ESPRIMIBILE IN PROD E SOMME DI A E B} \\ PV(\bar{A}, \bar{B}) = F(A,B) = A \cdot B \rightarrow \text{NON È ESP IN PRODOTTI E SOMME DI A E B} \end{array} \right.$

Le logiche CMOS sono INTRICAMENTE INVERTENTI, non riesco quindi a sintetizzare la AND e la OR. Utilizzo NAND e NOR + UN INVERTER (MOLTO IMPORTANTE PER LE LOGICHE CMOS)

ESEMPIO: PORTA XOR

$A \Rightarrow B \Rightarrow A \oplus B$

$F(A,B) = \bar{A} \cdot B + A \cdot \bar{B} = A \oplus B$

A	B	OUT
---	---	-----

0	0	0
0	1	1
1	0	1
1	1	0

$\bullet PV(\bar{A}, \bar{B}) = F(A,B) = \bar{A} \cdot B + A \cdot \bar{B} = \bar{A} \cdot \bar{B} + \bar{A} \cdot B$
 $\hookrightarrow$ NON È ESPRIMIBILE IN PRODOTTI O SOMME DI $\bar{A}$ E $\bar{B}$
HO ANCHE BISOGNO DEGLI INGRESSI NEGATI


$\bullet PD(A,B) = \overline{F(A,B)} = \overline{\bar{A} \cdot B + A \cdot \bar{B}} = \overline{\bar{A} \cdot B} \cdot \overline{A \cdot \bar{B}}$
 $\hookrightarrow$ NON È ESPRIMIBILE IN PRODOTTI O SOMME DI A E B
HO ANCHE BISOGNO DEGLI INGRESSI NEGATI

Per produrre gli ingressi negati ho bisogno di un inverter.


Costruiamo il circuito

$\bullet PV(\bar{A}, \bar{B}) = \bar{A} \cdot \bar{B} + \bar{A} \cdot B$

$\bullet PD(A,B) = (A+B) \cdot (\bar{A} + \bar{B})$




$\Rightarrow$



- I DUE CIRCUITI SONO EQUIVALENTI
- PIÙ RETI EQUIVAL. IMPLEMENTANDO LA STESSA FUNZIONE
- TRADUZ. DI SOMMA E PRODOTTO CON SERIE E PARALLELO NON DA SEMPRE LA RETE MINIMA
- IN QUESTO CASO PU E PD NON SONO DUALI.

ESEMPIO: FUNZIONE GENERICA




$$F = \overline{A}D + B(A+C)$$

1. PARTO DA PU $\rightarrow PU = F$
 2. EVIDENZIO GLI INGRESSI NEGATI
 3. FACCI IL PD DUALE
- oppure

1. PARTO DA PD $\rightarrow PD = \overline{F}$
2. NEGO LA FUNZIONE
3. FACCI IL PU DUALE

ANALISI DI UNA RETE



1. ANALIZZO IL PU $\rightarrow PU = F$

2. P-MOSFET RAPPRESENTATI DAGLI INGRESSI NEGATI

$$F = (E + \overline{D}) \cdot (\overline{A} + (A + \overline{C})\overline{B})$$

oppure

1. ANALIZZO IL PD $\rightarrow PD = \overline{F}$

2. N-MOSFET RAPPRESENTATI DAGLI INGRESSI IN FORMA VERA

3. INVERTO LA FUNZIONE

$$PD(A,B) = \overline{F(A,B)} = \overline{E + D} \cdot \overline{(A + B)} = \overline{E} \cdot \overline{D} \cdot (\overline{A} + \overline{B})$$


$$F(A,B) = \overline{\overline{E} \cdot \overline{D} \cdot (\overline{A} + \overline{B})} = E + D + (A + B)$$

PROPRIETÀ GENERALI DELLE PORTE CMOS

- PD e PU DUALI (COME NELL'INVERTER), POSSO STRUTTURARE QUINDI QUELLO GIÀ CALCOLATO
- SE PU = ON $\rightarrow$ PD = OFF
- SE PD = ON $\rightarrow$ PU = OFF
- $\left. \begin{matrix} \text{SE PU = ON} \rightarrow \text{PD = OFF} \\ \text{SE PD = ON} \rightarrow \text{PU = OFF} \end{matrix} \right\} V_{OH} = V_{DD}, V_{OL} = 0$ "INDEPENDENT. DA DIMENSIONAMENTO E TOPOLOGIA (IN CONDIZ. STATICHE)"
- CONSUMO DI POTENZA STATICO NULLO, ALMENO UNO DEI DUE È SPENTO E NESSUNA CORRENTE VA A MASSA.
- FUNZ. CON N INGRESSI $\rightarrow$ ALMENO 2N TRANSISTOR (N N-MOSFET E N P-MOSFET).


LE COMMUTAZIONI AVVENGONO SOLO NEL TRANSITORIO
la durata del transitorio dipende dalle capacità in gioco (si CARICANO E SCARICANO) e dalla CONDUCEBILITÀ DI PU E PD, queste ultime possono essere viste come interruttori comandati con una combinazione di ingressi: creo dei transistor equivalenti e quindi un circuito eq. che è un inverter
• PU ON $\rightarrow$ CARICO CAPACITÀ
• PD ON $\rightarrow$ SCARICO CAPACITÀ
Il transitorio dipenderà anche dalla corrente con cui carico e scarico la capacità in uscita.

INVERTER EQUIVALENTE



DEVO TROVARE UN m_n E UN m_p CHE PORTINO STESSA CORRENTE PER AVERE UN TRANSITORIO UGUALE ALLA RETE DI PU E PD, COSÌ POSSO RIOTTELLE. LE FORMULE PER L'INVERTER.
IL DIMENSIONAMENTO DEL TRANS. EQ. DIPENDE DA DIMENSIONAM. E TOPOLOGIA DEL PU E PD ORIGINARI

PARALLELO DI MOSFET



NOTA: DEVE FUNZIONARE COME UN MOSFET E SODDISFARE QUINDI TUTTE LE RELAZIONI INTRODOTTE PER I MOSFET.
 $I = I_{DS1} + I_{DS2}$

1. A = 1 E B = 0 $\rightarrow$ T1 ON E T2 OFF, 1 SOLO TRANSISTOR
2. A = 0 E B = 1 $\rightarrow$ T1 OFF E T2 ON, 1 SOLO TRANSISTOR
3. A = 1 E B = 1 $\rightarrow$ T1 ON E T2 ON, 2 TRANS. IN PARALLELO CON STESSA TENSIONE DI GATE, DRAIN E SOURCE

ESEMPIO: REGIONE TRIODO


$$I = I_{DS1} + I_{DS2} = S_1 \mu_n' [(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2] + S_2 \mu_n' [(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2]$$
$$= (S_1 + S_2) \mu_n' [(V_{GS} - V_T) V_{DS} - \frac{1}{2} V_{DS}^2]$$

EQUIVALENTE A UN UNICO MOSTFET CON:

$$S_{EQ} = (S_1 + S_2)$$

IL RISULTATO È IDENTICO SE SI TROVANO IN SATURAZIONE

SERIE DI MOSTFET



NOTA: NEI CIRCUITI DIGITALI SOLITAMENTE IL BULK

DEGLI N-MOSTFET VIENE PORTATO A MASSA

PERCHÉ CORTOCIRCUITARLO CON IL SOURCE

SOURCE SAREBBE TROPPO ONEROSO

$$I = I_{DS1} = I_{DS2}$$

1. $A=1$ E $B=0 \rightarrow M_2$ ON, M_1 OFF, SERIE SPENTA

2. $A=0$ E $B=1 \rightarrow M_2$ OFF, M_1 ON, SERIE SPENTA

3. $A=1$ E $B=1 \rightarrow M_2$ ON, M_1 ON, HO DUE TRANSISTOR IN SERIE CON STESSA V_G E STESSA V_D

H_{YP}: PER SEMPLICITÀ $\gamma=0$ (NO EFF. BODY, STESSA V_{TN})

$\lambda=0$ (NO EFF. MOD LONG. DI CANALE)


CASO A) M_1 E M_2 IN REG. TRIODO

$$g(V_1, V_2) = \mu_n' (V_1 V_2 - V_{TN} V_2 - \frac{1}{2} V_2^2)$$

$$I = S_{EQ} [g(V_{GS}, V_{DS}) - g(V_{GS}, V_{SB})]$$

$$= S_{EQ} \mu_n' [(V_{GS} - V_{TN}) V_{DS} - \frac{1}{2} V_{DS}^2]$$

$$S_{EQ} = \frac{S_1 S_2}{S_1 + S_2}$$



"COME LA CORRENTE IN UN UNICO TRANSISTOR IN REG. TRIODO"

Considerando λ e γ la corrente nella serie è minore (DIMENS PER ECCESSO).

CASO B) SATURAZIONE DEI MOSTFET

Rimane valido il dim. per la regione triodo. I mostfet vanno in saturazione se $V_G > V_G - V_{TN}$ QUINDI

$$M_1: V_x > V_G - V_{TN}$$

$$M_2: V_D > V_G - V_{TN} \rightarrow \text{ACCESO SE } V_{Gx} > V_{TN} \rightarrow V_G - V_x > V_{TN} \rightarrow V_x < V_G - V_{TN}$$

OVERO M_1 È SEMPRE IN REGIONE TRIODO!

$$I = \frac{S_{eq} B_n}{2} (V_G - V_{TN})^2 \rightarrow \text{COME LA CORRENTE DI UN UNICO TRANSISTOR IN REGIONE DI SATURAZIONE}$$

"Per i P-MOSFET i risultati sono analoghi."

PRESTAZIONI DINAMICHE

GATE CMOS

Una generica porta che implementa una generica funzione può essere descritta usando un dimensionamento equivalente del P e N sostituiti con un transistor equivalente.

Così posso usare formule/risultati dell'inverter.


ESEMPIO: NOR A DUE INGRESSI

LA CARICA E SCARICA DEL NODO DI USCITA SECONDO DIVERSI PERCORSI CONDUTTIVI, ANALIZZIAMO IL CASO PEGGIORE:

1. SI SCARICA ATTRAVERSO DUE TRANS IN //, IL CASO PEGGIORE È QUANDO CONDUCE SOLO UNO. (IDENTICO ALL'INVERTER)

$$t_{s, NOR} = \frac{2C_L}{B_n S_{N, NOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

↳ DIMENSIONAMENTO N-MOSFET



2. SI CARICA ATTRAVERSO DUE TRANSISTOR IN SERIE (UNICO CASO), UTILIZZERÒ IL DIMENSIONAMENTO EQ (FORMULE INVERTER)

$$S_{eq} = \frac{S_1 S_2}{S_1 + S_2} \rightarrow \text{SE USO DUE P-MOSFET UGUALI CON DIMENSIONAMENTO } S_{P, NOR}$$

$$= \frac{S_{P, NOR}}{2} \rightarrow \text{OGNI VOLTA CHE METTO DUE TRANSISTOR IN SERIE LA CORRENTE TENDE A DIMINUIRSI}$$

$$k_{NOR} = \frac{S_{P, NOR}}{S_{N, NOR}} \rightarrow \text{DIMENSIONAMENTO RELATIVO TRA N e P-MOSFET}$$

$$t_{r, NOR} = \frac{2C_L}{B_p S_{eq} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{B_p S_{P, NOR} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

↳ POSSO SCRIVERE $k_{NOR} \cdot S_{N, NOR}$

TIPICAMENTE VOGLIO $t_{r, NOR} = t_{s, NOR}$

$$\frac{1}{B_n} = \frac{2}{B_p k_{NOR}} \rightarrow k_{NOR} = 2 \frac{B_n}{B_p} = 2E \rightarrow E = \frac{B_n}{B_p} \approx 2$$

La porta NOR potenzialmente può avere lo stesso ritardo dell'inverter → TEMPI DI RITARDO PARAGONABILI CON TRANS N-MOSFET SIMIL

PER OTTENERE $t_{r,NOR} = t_{f,NOR} = t_{INV}$ SE:

• $S_{N,NOR} = S_{INV}$

• $S_{P,NOR} = 2E \cdot S_{N,NOR} = 2E \cdot S_{INV}$

↳ P-MOSFET MOLTO PIÙ GRANDI

→ $\alpha_{NOR} = 2E$

CAPACITÀ DI INGRESSO:

Ogni ingresso vede un N-MOSFET e un P-MOSFET (NEL PUE PD)

$$C_{IN} = S_{N,NOR} (1 + \alpha_{NOR}) C_{M1} = S_{N,NOR} (1 + 2E) C_{M1}$$

OCCUPAZIONE D'AREA:

$$A = ZW_N L_{min} + ZW_P L_{min} = 2L_{min}^2 (S_{N,NOR} + S_{P,NOR}) = L_{min}^2 S_{N,NOR} (2 + 4E)$$

$$\frac{A}{L_{min}^2} = A_{Q,NOR} = S_{N,NOR} (2 + 4E)$$

CON N INGRESSI → $\begin{cases} \alpha_{NOR} = NE \\ C_{IN} = S_{N,NOR} (1 + NE) C_{M1} \\ A_{Q,NOR} = S_{N,NOR} (N + N^2 E) \end{cases}$

PRESTAZIONI DINAMICHE GATE NAND


NAND A DUE INGRESSI, ANALIZZIAMO IL CASO PEGGIORE:

• CARICA DI C_L ATT. 1 MOSFET

$$t_{r,NAND} = \frac{2C_L}{R_p' S_{P,NAND} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$$= \frac{2C_L}{R_p' \alpha_{NAND} S_{N,NAND} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$\alpha_{NAND} = \frac{S_{P,NAND}}{S_{N,NAND}} \rightarrow$ DIMENS. RELATIVO TRA N E P-MOSFET



SCARICA DI C_L ATT. 2 MOSFET IN SERIE (UNICO CASO)

$S_{EQ} = \frac{S_1 S_2}{S_1 + S_2} \rightarrow$ USO DUE N-MOSFET UGUALI

$$= \frac{S_{N,NAND}}{2}$$

$$t_{f,NAND} = \frac{2C_L}{R_p' S_{EQ} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{4C_L}{R_p' S_{N,NAND} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

PER AVERE $t_{r,NAND} = t_{f,NAND}$

$$\frac{2}{R_p'} = \frac{1}{R_p' \alpha_{NAND}} \rightarrow \alpha_{NAND} = \frac{R_p'}{2R_p'} = \frac{E}{2}$$

OTTENGO QUINDI PRESTAZIONI SIMILI ALL'INVERTER SE:

$$S_{N,NAND} = Z \cdot S_{INV}$$

$$S_{P,NAND} = \frac{E}{Z} \cdot S_{N,NAND} = E \cdot S_{INV}$$

} N-MOSTET E P-MOSTET MOLTO PIÙ SIMILI CHE NELLA NOR.

CAPACITÀ DI INGRESSO:

Ogni ingresso è collegato a un N-MOSTET e a un P-MOSTET

$$C_{IN} = S_{N,NAND} (1 + \alpha_{NAND}) C_{m2} = S_{N,NOR} (1 + \frac{E}{Z}) C_{m2}$$

OCCUPAZIONE D'AREA:

$$A = ZW_N L_{min} + ZW_P L_{min} = ZL_{min}^2 (S_{N,NAND} + S_{P,NAND}) = L_{min}^2 S_{N,NAND} (Z + E)$$

$$\frac{A}{L_{min}^2} = A_{\square,NAND} = S_{N,NAND} (Z + E)$$

CON N INGRESSI $\rightarrow \begin{cases} \alpha_{NAND} = \frac{E}{N} \\ C_{IN} = S_{N,NAND} (1 + \frac{E}{N}) C_{m2} \\ A_{\square,NAND} = S_{N,NAND} (N + E) \end{cases}$

Nella NAND l'area di PU e PD sono più simili in quanto la minore conducibilità dei P-MOSTET è compensata dagli N-MOSTET in serie.

CONFRONTO TRA NOT, NOR E NAND

Avrei lo stesso tempo di ritardo nelle diverse porte logiche.

ASSUMIAMO $E = Z$, $\epsilon_r = \epsilon_f$

GATE	NOT	NOR 2-INGRESSI	NAND 2 INGRESSI
S_N	S_{INV}	S_{INV}	$2S_{INV}$
C_{IN}	$3S_{INV}C_{m2}$	$5S_{INV}C_{m2}$	$4S_{INV}C_{m2}$
$A_{\square}$	$3S_{INV}$	$10S_{INV}$	$8S_{INV}$

Tutte le porte logiche hanno stesse prestazioni dinamiche se i trans.

equivalenti del PU e PD sono dimensionati come quelli dell'inverter

→ NAND è meglio della NOR perché consuma meno area.


Ricordiamo che abbiamo trascurato EFF. BODY, EFF. DI MODUL.

DEL CANALE E SELF LOADING (C_L indipendente dal dimensionam.

dei transistor, valide se la capacità a valle della porta sono grandi rispetto a quelle interne dei mostet).

EFFETTO DEL SELF LOADING

se volessi tenere conto del self loading devo tenere conto di tutti i contributi capacitativi sul nodo di uscita



ESEMPIO: NAND A m INGRESSI CHE PILOTA K INGRESSI A VALLE

• $FAN_{IN} = m$

• $FAN_{OUT} = K$

• TUTTI I GATE A VALLE HANNO STESSA $C_{IN,V}$

• C_W : CAPACITÀ DI INTERCONNESSIONE (CONSTANTE)

HYP: TRANSIZIONE ISTANTANEA DI TUTTI GLI INGRESSI DA '0' A '1' (LA LORO TENSIONE DI GATE V_G SALTA DA 0 A V_{DD})

Quando l'uscita commuta da '1' a '0' (V_D SALTA DA V_{DD} A 0), tutti i mosfet a valle vedono una V_{GD} che cambia da $-V_{DD}$ a V_{DD} , che equivale a un salto di $2V_{DD}$ equivalente a caricare a V_{DD} una capacità di valore doppio $\rightarrow 2C_{GD}$.

CAPACITÀ SUL NODO DI USCITA CONTRIBUITA DALLE K CAPACITÀ DI INGRESSO DEI GATE A VALLE, DALLA CAPACITÀ C_W , DA UN N-MOSFET E DA m P-MOSFET.

$$C_L = K C_{IN,V} + C_W + W_N \left[2C_{GD} + \frac{1}{2} L_{min} C_{ox} R_{DD} + K_{EQ} L_S C_{SD} \right] + m W_P \left[2C_{GD} + \frac{1}{2} L_{min} C_{ox} R_{DD} + K_{EQ} L_S C_{SD} \right] \xrightarrow{CON} R_{DD} = 1 - \frac{V_T}{V_{DD}}$$

$$S_N = \frac{W_N}{L_{min}}$$

$$= K C_{IN,V} + C_W + S_N (1 + m \alpha_{NAND}) C_{P1}$$

$$S_P = \frac{W_P}{L_{min}} = \alpha_{NAND} S_N$$

DOVE $C_{P1} = L_{min} \left[2C_{GD} + \frac{1}{2} L_{min} C_{ox} R_{DD} + K_{EQ} L_S C_{SD} \right] \rightarrow$ CAP. SUL NODO DI USCITA DOVUTA AD UN TRANS AD AREA MINIMA

PER IL CALCOLO DEL TEMPO DI DISCESA CONSIDERO GLI N-MOSFET CONNESSI IN SERIE:

$$C_{S,NAND} = \frac{2C_L}{B_N S_{EQ} V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \rightarrow C_{SEQ} = \frac{S_N}{m}$$

$$= \frac{2C_L m}{B_N S_N V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \rightarrow$$
 SOST CL ALL'ESP DI PRIMA

$$= \frac{2 F\left(\frac{V_T}{V_{DD}}\right)}{B_N V_{DD}} \cdot \frac{m}{S_N} \left[K C_{IN,V} + C_W + S_N (1 + m \alpha_{NAND}) C_{P1} \right]$$

EFFETTO DEL CARICO
(DIPENDE DAL FAN_{OUT})

EFFETTO DEL SELF-LOADING
(DIPENDE DAL FAN_{IN} , NON DIPENDE DA S_N)

EFF. DEL SELF LOADING

- DIPENDE DAL FAN IN
- SE λ_{NAND} FOSSE COSTANTE DIPENDE DA m^2
- REALISTICAMENTE AVRO' CHE $\lambda_{NAND} = \frac{C}{m}$ (DIP. LINEARMENTE DA m)
- NON DIPENDE DA S_N (NON RIESCO A RIDURRE CON IL DIMENSIONAM. LA PORTA SARA' PIU' LENTA DELL'INVERTER)

⚠ ATTENZIONE: Abbiamo anche trascurato gli effetti reattivi degli $(m-1)$ n-MOSFET che aumentano ulter. il ritardo!

Queste capacità crescono di numero con m e di valore con S_N (se aumento m devo aumentare S_N), ts aumenta linearmente con il FAN OUT e più che linearmente con il FAN-IN.

RIDUZIONE DEL RITARDO IN GATE CMOS

Se il FAN-IN è alto il self loading domina e l'aumento delle dim. dei mosfet non aiuta!

1. DIMENSIONAMENTO PROGRESSIVO:

Se M_1 SCORRE LA CORR. DI SCARICA DI C_1, C_2, C_3, C_4


Se M_2 SCORRE LA CORR. DI SCARICA DI C_1, C_2, C_3

Se M_3 SCORRE LA CORR. DI SCARICA DI C_3 E C_4

Se M_4 SCORRE SOLO LA CORR. DI C_4

n_2 è il collo di bottiglia! Usa un dimension.

maggiore in modo che scorra più corrente: $S_1 > S_2 > S_3 > S_4$



2. ORDINAMENTO DEI SEGNALI DI INGRESSO:


4 volte è possibile individuare il percorso critico (segnale di ingr. più lento a commutare) che stabilisce il caso peggiore di ritardo.

Questo viene connesso al mosfet più vicino all'uscita, (mai al collo di bottiglia) facendo così cominciare a scaricare le capacità C_1, C_2, C_3 prima della scarica di C_4 .

3. STRUTTURAZIONE SU PIU' LIVELLI DI COGICA:

FAN-IN mai troppo grande (≤ 4)


E F FAN IN INGE. LA DIVID. S) PIU' RIDUCE



4. SEPARAZIONE TRA GRANDI FAN-IN E GRANDI CAP. DI CARICO

Strategie per ridurre il ritardo dovuto alle grosse capacità di carico e quello dovuto al self-loading sono diverse.

ES: DIMENSIONI MAGGIORI AIUTANO PER IL CARICO MA NON PER IL SELF LOADING




Utilizzeremo i buffer

CONSUMO DI POTENZA IN GATE CMOS

La potenza statica consumata è nulla. La potenza dinamica invece dipende dalle commutazioni:

$$P_{DIN} = C_L V_{DD}^2 f_{0 \rightarrow 1}$$



↳ DERIVA DALL'UTILIZZO DELLE MASSIME TENSIONI (0 e V_{DD})

"Se gli mando in ingresso un onda quadra con freq. f , in uscita ho la stessa onda sfasata di 180° "

PER UNA GENERICA PORTA:

$f_{CLK} \rightarrow$ FREQ DI CLOCK (frequenza con cui variano gli ingressi, dip. dalla velocità della porta)

$$f_{0 \rightarrow 1} = f_{CLK} P_{0 \rightarrow 1} \rightarrow P_{0 \rightarrow 1} : \text{SWITCHING ACTIVITY (PROB. DI AVERE UNA TRANS DA } 0 \rightarrow 1 \text{ IN USCITA)}$$

$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = (1 - P_1) P_1 = P_0 (1 - P_0)$$

↳ P_1 : PROB DI AVERE UN '1' IN USCITA
↳ P_0 : PROB DI AVERE UN '0' IN USCITA
] DIP. DA f E DAGLI INGR.

ESEMPIO: INVERTER E NOR CMOS

1. INVERTER, HYP: stessa probabilità di avere in ingresso un '1' o '0'

$$\begin{aligned} P_0 &: \text{PROB. DI UNO '0' IN USCITA} = \frac{1}{2} \\ P_1 &: \text{PROB. DI UN '1' IN USCITA} = \frac{1}{2} \end{aligned} \rightarrow P_{0 \rightarrow 1} = P_0 \cdot P_1 = \frac{1}{2} \cdot \frac{1}{2} = \frac{1}{4}$$

Se le probabilità in ingresso non sono le stesse:

$$\begin{aligned} P_0 &= P_{IN} = 1 \\ P_1 &= P_{IN} = 0 \end{aligned}$$

2. NOR, HYP: stesse prob. di avere in ingresso un '1' o '0'

$$\begin{aligned} P_0 &: \text{PROB DI UNO '0' IN USCITA} = \frac{3}{4} \\ P_1 &: \text{PROB DI UN '1' IN USCITA} = \frac{1}{4} \end{aligned} \rightarrow P_{0 \rightarrow 1} = \frac{3}{4} \cdot \frac{1}{4} = \frac{3}{16}$$

A	B	NOR
0	0	1
0	1	0

Se la prob di avere in ingresso '0' e '1' non sono uguali:

P_A : PROB DI AVERE '1' SULL' INGR A
 P_B : PROB DI AVERE '1' SULL' INGR B $\rightarrow$ ASSUNTE INCORRELATE

$$P_1 = (1 - P_A)(1 - P_B) \quad (*)$$

$$P_2 = 1 - P_1 = 1 - (1 - P_A)(1 - P_B) \quad \rightarrow P_{0 \rightarrow 1} = P_0 \cdot P_1$$

NOTA: (*)
 '0' IN INGR A =
 '0' IN INGR B $\rightarrow$ DF = 1

ESEMPIO: PORTA NAND

Se ho probabilità uguali di avere in ingr '0' e '1':

$$P_0 = \frac{1}{4} \quad P_1 = \frac{3}{4} \quad \rightarrow P_{0 \rightarrow 1} = P_0 \cdot P_1 = \frac{3}{16}$$

A	B	NAND
0	0	1
0	1	1
1	0	1
1	1	0

Se le probabilità sono diverse

$$P_0 = P_A \cdot P_B \quad (\text{'A' VALE 1 E 'B' PURE})$$

$$P_1 = 1 - P_0 = 1 - P_A P_B \quad \rightarrow P_{0 \rightarrow 1} = P_0 \cdot P_1$$

SWITCHING ACTIVITY GENERIC GATE

Per un gate con N ingressi, la tabella di verità è formata da 2^N possibili comb di ingressi:

- N_1 : NUMERO DI '1' IN USCITA NELLA TAB DI VERITÀ
- N_2 : NUMERO DI '0' IN USCITA NELLA TAB DI VERITÀ

Se le prob. in ingresso sono uguali $P_{Ii} = 0,5$

$$P_1 = \frac{N_1}{2^N} \quad \text{e} \quad P_0 = \frac{N_0}{2^N} = 1 - P_1 = 1 - \frac{N_1}{2^N}$$



$$P_{0 \rightarrow 1} = P_0 \cdot P_1 = \frac{N_0 \cdot N_1}{2^{2N}} \quad \text{"VALE SE GLI INGR SONO INCORRELATI"}$$

PILOTAGGIO DI GRANDI CAPACITÀ

28/05/24


Le performance delle porte logiche dipendono dalle cap. di carico collegate all'uscita.

ESEMPIO: INVERTER CHE PILOTA C_L :

- CAPACITÀ DI CARICO C_L (SENZA SELF-LOADING)

- CAPACITÀ DI INGRESSO: $C_{IN} = S_N (1 + \alpha) C_{m1}$

C_{m1} : CAPACITÀ DI GATE NEL TRANS. DI AREA MINIMA



Per avere tempi uguali di salita e discesa: $\alpha = E$

$$t_P = \frac{2C_L}{B_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{in}} \cdot \frac{2C_{in}}{B_n S_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) = \frac{C_L}{C_{in}} \cdot \frac{2(1+\alpha)C_{m1}}{B_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right)$$

$\frac{C_L}{C_{in}} = X \rightarrow$ QUANTO LA CAPACITÀ A VALLE È GRANDE RISP. A QUELLA A MONTE

$$t_{P0} = \frac{2(1+\alpha)C_{m1}}{B_n V_{DD}} F\left(\frac{V_T}{V_{DD}}\right) \rightarrow \text{TEMPO DI PROP. DI UN INVERTER CARICATO DA UN INVERTER IDENTICO (NON DIP. DAL DIMENSIONAMENTO)}$$

$$C_{in} = S_n (1+\alpha) C_{m1}$$

$$t_P = \frac{C_L}{C_{in}} \cdot t_{P0} = X t_{P0} \rightarrow \text{IL TEMPO DI RIT. DELLA PORTA DIP. LINEARMENTE DA X}$$

C_{in} diventa il termine di paragone per capire se la capacità di carico C_L è grande o meno. Se l'inverter è connesso a una lunga linea di interconnessione o a un pin di uscita:

$$X = 1000 \div 10'000$$

È necessario ridurre X per aumentare la freq. di lavoro verso l'esterno, lo faccio inserendo un BUFFER (GENERICO CIRC. CHE SEPARA MONTE E VALLE, NEL MONDO DIGITALE SONO INVERTER con dimensionamento grande per portare correnti alte.

DIMENSIONAMENTO DEL BUFFER


• 1° BUFFER: Area minima $\rightarrow C_{in} = S_n (1+\alpha) C_{m1} = (1+E) C_{m1}$

• 2° BUFFER: Dimensionamento del n-mosfet pari a S

$$C_{in2} = S_n (1+\alpha) C_{m1} = S(1+E) C_{m1} = S C_{in}$$

Il ritardo totale è dato dalla somma dei ritardi dei singoli inverter:

$$\begin{aligned} t_P &= t_{P1} + t_{P2} = \frac{C_{in2}}{C_{in}} \cdot t_{P0} + \frac{C_L}{C_{in2}} t_{P0} \\ &= \left(\frac{C_{in2}}{C_{in}} + \frac{C_L}{C_{in2}} \right) t_{P0} \\ &= \left(\frac{C_L}{C_{in}} \cdot \frac{C_{in}}{C_{in2}} + S \right) t_{P0} \end{aligned}$$



$$t_P = X t_{P0}$$

$$t_P = 2\sqrt{X} t_{P0}$$

"DIMINUISCE IL RITARDO SE X CRESCE ($X > 4$)"

DIMENSIONAMENTO OTTIMO

Per trovare S che ottimizza t_P : DERIVO t_P RISP. A S

$$\frac{\partial t_P}{\partial S} = t_{P0} \left(1 - \frac{X}{S^2} \right) = 0 \rightarrow \text{DIMENS. OTTIMO: } S_{OPT} = \sqrt{X}$$


$$t_{P,OPT} = 2 t_{P0} \cdot \sqrt{X} = 2 t_{P0} \sqrt{\frac{C_L}{C_{in}}}$$

Il dimensionamento ottimo garantisce tempi di ritardo uguali per i due inverters: $t_{p1} = t_{p2}$

- IL TEMPO DI RITARDO DIP. LINEARMENTE DA $\sqrt{X}$ (NON PIÙ DA X)
- CONVIENE INSERIRE IL BUFFER SE $X > 4$
- SE X È MOLTO GRANDE IL RITARDO PUÒ ESSERE ELEVATO → INS. ULTERIORI BUFFER.

CASCATA DI BUFFER

TRA L'INVERTER 1 E C_L METTO $(N-1)$ INVERTER (BUFFER)



I buffer hanno dimensionamento crescente: Le dimensioni del successivo sono U volte il precedente → IL RAPPORTO TRA LE CAPACITÀ DI USCITA E DI INGRESSO È SEMPRE PARI A U

$$C_2 = U \cdot C_1 \rightarrow C_3 = U \cdot C_2 = U^2 C_1 \rightarrow \dots C_N = U^{N-1} C_1$$

$$t_{pI} = \frac{C_{I+1}}{C_I} \cdot t_{p0} = U \cdot t_{p0} \quad \text{CON } I=1, \dots, N-1 \quad (\text{TEMPI DI RIT. UGUALI})$$

$$\hookrightarrow t_{pN} = \frac{C_L}{C_N} t_{p0} = \frac{C_L}{U^{N-1} C_1} t_{p0} \neq t_{pI} \quad (\text{TEMPO DI RIT. DELL'ULTIMO BUF})$$

Il caso ottimo è quando tutti i tempi di ritardo sono uguali:

$$t_{pI} = t_{pN} \rightarrow U = \frac{C_L}{U^{N-1} C_1} \rightarrow C_L = U^N C_1 = U^N C_{IN}$$

$$N_{OPT} = \frac{\ln\left(\frac{C_L}{C_{IN}}\right)}{\ln(U)} = \frac{\ln(X)}{\ln(U)} \rightarrow N_{OPT} \text{ NUMERO DI STADI COMPLETO (N_{OPT} = 7 \text{ SIGNIFICA 4 INV. + 6 BUFFER) }$$

IN GENERALE:

$$t_p = t_{p1} + t_{p2} + \dots + t_{pN} = \overbrace{U t_{p0} + U t_{p0} + \dots}^{N-1} + \overbrace{\frac{C_L}{C_N} t_{p0}}^{\text{ULTIMO BLOCCO}} \\ = (N-1) U t_{p0} + \frac{C_L}{C_N} t_{p0} = (N-1) U t_{p0} + \frac{C_L}{U^{N-1} C_1} t_{p0}$$

QUINDI

$$N_{OPT} = \frac{\ln X}{\ln U} \quad , \quad t_p = \sum t_{pI} = N_{OPT} U \cdot t_{p0} = \frac{\ln X}{\ln U} \cdot U \cdot t_{p0}$$

PER DIMENSIONARE I BUFFER RICERCO IL RITARDO OTTIMO:

$$\frac{\partial t_p}{\partial U} = t_{p0} \cdot \frac{\ln X}{\ln U} - t_{p0} \cdot U \frac{\ln X}{U (\ln U)^2} = t_{p0} \frac{\ln X}{\ln U} \left(1 - \frac{1}{\ln U}\right) = 0 \rightarrow U_{OPT} = e$$

OTTENGO:

$$N_{OPT} = \ln X = \ln\left(\frac{C_L}{C_{IN}}\right) \quad \text{e} \quad t_{p,OPT} = N_{OPT} \cdot U_{OPT} \cdot t_{p0} = \ln\left(\frac{C_L}{C_{IN}}\right) e \cdot t_{p0}$$

⚠ ATTENZIONE: N_{OPT} DEV'ESSERE INTERO. $U = e$ È DIFFICILE DA

TOPOLOGIE CIRCUITALI ALTERNATIVE AL CMOS

30/05/24

FAMIGLIE LOGICHE

Negli anni sono state sviluppate diverse "famiglie" logiche (seili circuitali), le prime porte logiche si basavano sui diodi, success. l'introduzione dei transistor ha spinto l'utilizzo di logiche più performanti

1. LOGICHE A RAPPORTO (le prime con trans: RTL, TTL):

- UN TRANSISTOR PER INGRESSO
- REALIZZATE CON BJT O MOSTET
- HANNO SOLO IL PULL-UP O SOLO IL PULL-DOWN
- CONSUMO DI POT STATICO NON NULLO

2. LOGICHE STATICHE CMOS:

- BASATE SU N-MOSTET E P-MOSTET
- PU E PD COMPLEMENTARI
- CONSUMO STATICO NULLO
- ALTO NUMERO DI TRANSISTOR (N INGRESSI $\rightarrow$ 2N TRANS)
- TEMPI DI RITARDO ELEVATI (COMP. DINAMICO LIMITATO)

3. LOGICHE ALTERNATIVE AI GATE STATICI CMOS

TOPOLOGIE ALTERNATIVE AI GATE CMOS

1. LOGICHE A PASS TRANSISTOR:


- ABBASTANZA DIFFUSE
- TRANSISTOR VISTO COME INTEREUTTORE
- IL SEGNALE PASSA ATTRAVERSO IL MOSTET (NON È PIÙ CONNESSO SOLO AL GATE)
- ELIMINANO RIDONDANZA TRA PU E PD (MINOR NUMERO DI MOSTET)

2. LOGICHE DINAMICHE CMOS:

- ELIMINANO RIDONDANZA TRA PU E PD
- CONSUMO STATICO NULLO
- BASATE SU DUE FASI DISTINTE DI ELABORAZIONE
 - ↳ FASE DI PRECARICA O PRESCARICA
 - ↳ FASE DI VALUTAZIONE DELL'INGRESSO


LOGICHE A PASS TRANSISTOR

Non c'è più PU e PD ma una rete di interruttori + un buffer



⚠ ATTENZIONE: Gli ingressi non sono connessi solo di gate, alcuni sono connessi di gate per scendere i MOSFET e far "passare" altri ingressi connessi a source e drain

SCHEMA TIPOICO: MULTIPLEXER




DUE INGRESSI + UNO DI SELEZIONE

- SOLO A OPPURE B PUÒ RAGGIUNGERE IL BUFFER, NON DEVONO MAI ANDARE IN COMPETIZIONE

$$F = AS + B\bar{S}$$

ESEMPIO: XOR




$$F = \overline{AB + \bar{A}B} = (\bar{A} + \bar{B})(A + B) = \bar{A}B + A\bar{B}$$

$$\hat{=} A \oplus B$$


"BASTANO 4 MOSFET CONTRO GLI 8 USATI PER LE LOGICHE STATICHE CMOS (4 PER PU E 4 PER PD)"

ESEMPIO: NAND



$$F = \overline{AB + 0B} = \overline{AB}$$

ESEMPIO: NOR



$$F = \overline{AB + BB} = \overline{AB + B} = \overline{A + B}$$

FUNZIONAMENTO DELLE PORTE


Analizziamo lo schema della NAND

• IL VALORE DI F DIPENDE DAL DATO CHE RAGGIUNGE L'INGR. DELL'INVERTER, OVVERO X

I SEGNALI NON DEVONO MAI "COMPETERE" PER PILOTARE L'INV. IL VALORE DI X DEVE ESSERE DETERMINATO DA UN SOLO PERCORSO ALLA VOLTA → SONO ATTIVATI IN MODO MUTUAMENTE ESCLUSIVO!

Per ogni combinazione di ingressi, ho solo un percorso attivo nella determinazione del valore di X, quindi per stud. il circuito posso analizzare solo il percorso conduttivo.

AVVICINI CON UN SOLO PASS TRANSISTOR



• IL NODO X HA UNA CAPACITÀ C_X



• SE $G = '0'$ → X RIMANE UN NODO ISOLATO

• SE $G = '1'$ → TRASFERISCO IL DATO A

• SE $A = X = V_{DD}$ OPPURE $A = X = 0$ NON SUCCEDÈ NIENTE
 I CASI INTERESSANTI SONO CON $A = V_{DD}$ E $X = 0$ OPPURE CON
 $A = 0$ E $X = V_{DD}$

CASO 1) $A = 0$ e $X = V_{DD}$

Si scarica attraverso il MOSFET
 È esattamente come nel calcolo
 di t_{off} dell'inverter CMOS:




$I = 0$ QUANDO $X = 0$

CASO 2) $A = V_{DD}$ e $X = 0$

Si carica attraverso il MOSFET, ma è un
 caso molto diverso da prima! $I = 0$ se:

$V_{GS} \leq V_T \rightarrow V_X = V_{DD} - V_T \rightarrow$ TRASFERISCO '1' DEBOLE

↳ N-MOSFET SI SPEGNE, LA CAPACITÀ NON
 SI CARICA FINO A V_{DD}



1. MINORE IMMUNITÀ AI DISTURBI!

2. EFFETTO BODY:

$$V_T = V_{T0} + \gamma (\sqrt{2qF + V_{SB}} - \sqrt{2qF})$$

$$= V_{T0} + \gamma (\sqrt{2qF + V_X(t=\infty)} - \sqrt{2qF})$$

Nell'inverter ho consumo statico di potenza con


$V_X \leq V_{DD} - V_T < V_{DD} - |V_{TP0}| \rightarrow$ P-MOSFET ON!

↳ V_X non raggiunge mai $V_{DD} \rightarrow$ '1' DEBOLE TRASFERITO ALL'INV. A VALLE.

PASS TRANSISTOR COMPLEMENTARE

Il trasferimento del '1' debole è un problema non da poco,
 dovrei usare un pass transistor con soglia minore di quella dei
 MOSFET dell'inverter CMOS, ma non è una soluzione ottimale
 perché avrei maggiori costi tecnologici e trasferirei comunque
 un '1' debole. Potrei usare un P-MOSFET come pass transistor,
 ma trasferirei uno '0' debole nel momento in cui V_{DD} è scaricato
 la capacità C_X .


SOLUZIONE: Utilizzo dei PASS-TRANSISTOR COMPLEMENTARI



- P-MOSFET SI OCCUPA DI TRASFERIRE L' '1' FORTE
- N-MOSFET SI OCCUPA DI TRASFERIRE LO '0' FORTE


ESEMPIO: TRASFERIMENTO DEL '1' FORTE

- 1. $V_x \leq |V_{TP0}| \rightarrow$ ENTRAMBI IN SATURAZIONE
- 2. $|V_{TP0}| < V_x \leq V_{DD} - V_{TN}(x) \rightarrow$ N-MOSFET IN SAT. E P-MOSFET IN TRIODO
- 3. $V_x \geq V_{DD} - V_{TN}(x) \rightarrow$ N-MOSFET SPENTO E P-MOSFET IN TRIODO





ESEMPIO: TRASFERIMENTO DELLO '0' FORTE


- 1. $V_x > V_{DD} - V_{TN0} \rightarrow$ ENTRAMBI IN SATURAZ.
- 2. $|V_{TP}(x)| < V_x \leq V_{DD} - V_{TN0} \rightarrow$ P-MOSFET IN SATURAZIONE E N-MOSFET IN TRIODO
- 3. $V_x \leq |V_{TP}(x)| \rightarrow$ P-MOSFET SPENTO E N-MOSFET TRIODO



ESEMPIO: MULTIPLEXER



ESEMPIO: XOR A PASS TRANSISTOR COMPLEMENTARE



"6 MOSFET CONTRO B DELLA SOLUZIONE CMOS"

"UTILIZZA SOLO 4 MOSFET"

Se $A=1$: Inverter di sinistra realizza $Y=\bar{B}$ e il pass transistor di destra resta spento

Se $A=0$: Pass transistor di destra fa passare $B \rightarrow Y=B$ e l'inverter di destra non genera conflitto

$$Y = \bar{A}B + A\bar{B} = A \oplus B$$


TEMPI DI COMMUTAZIONE

L'analisi dinamica delle logiche a pass transistor è più complicata rispetto alle logiche statiche CMOS, ci serve un approccio approssimato che ci dia informazioni sui tempi rispetto a:

- RISPETTO AL DIMENSIONAMENTO
- IN FUNZIONE DEL NUMERO DI TRANSISTOR

ESEMPIO: $A = B = V_{DD}$

HO 3 FASI DA CONSIDERARE PER N/P-MOS.




1. SATURO/SATURO
2. SATURO/TRIODO
3. OFF/TRIODO

Nei P-MOSFET il source viene cortocircuitato al BULK per portarlo alla massima tensione per cui non diamo l'eff. body ($V_{TP} = V_{TP0}$). Nell' N-MOSFET invece ci sarà. Solamente una delle 3 fasi è da considerare ma comunque è troppo complicato

RESISTENZA EQUIVALENTE

È una soluzione approssimata, sostituisco il PASS-TRANSISTOR con una RESISTENZA EQUIVALENTE indipendente dalle tensioni dei nodi A e X!

Si può dimostrare che R_{EQ} dipende poco da V_X :



$R_{EQ} \approx \text{COSTANTE}$

Quindi la calcolo nel caso più

semplice, $V_X = 0 \rightarrow 2$ MOSFET SATURATI E PER $\lambda = 0$

$$R_{EQ}(V_X = 0) = \frac{V_{DD}}{I_N + I_P} = \frac{V_{DD}}{\frac{\mu_n}{2} (V_{GSN} - V_{TN0})^2 + \frac{\mu_p}{2} (V_{GSP} - V_{TP0})^2}$$

$$\hookrightarrow R_{EQ} = \frac{2V_{DD}}{\mu_n (V_{GSN} - V_{TN0})^2 + \mu_p (V_{GSP} - V_{TP0})^2}$$



Carica di una capacità tramite una resistenza, il transitorio è in esponenziale di carica:


$$V_X = V_{DD} \left[1 - \exp\left(-\frac{t}{R_{EQ} C_X}\right) \right]$$

Il tempo di carica al 90% dell'escursione vale:

$$t_{r,x} = \ln 10 \cdot R_{EQ} \cdot C_X \approx 2,3 R_{EQ} C_X$$

PASS-TRANSISTOR IN SERIE

Nelle porte logiche complesse spesso troviamo PASS-trans. insieme, per trovare il tempo di propagazione devo usare l'approssimazione e trovare R_{EQ} . Tipicamente i PASS-transistor sono tutti uguali quindi hanno stesso R_{EQ} e anche le capacità viste in input e in output.



"SODD RETI DC DISTRIBUITE"

Posso usare la **FORMULA DI ELMORE**

$$T_N = \sum_{i=1}^N C_i \cdot \sum_{j=1}^i R_j = R_{EQ} C \cdot \sum_{i=1}^N i$$

$$= R_{EQ} \cdot C \cdot \frac{N(N+1)}{2} \rightarrow \text{CIRCA PROPORZIONALE A } N^2$$

$$t_{r,x} \approx 2,3 T_N$$

DIMENSIONAMENTO PASS - TRANSISTOR

Sappiamo che $T_N = R_{EQ} C \frac{N(N+1)}{2}$ con R_{EQ} e C che dipendono dalle dimensioni dei transistor.

$R_{EQ} \propto \frac{1}{W}$ e $C \propto W \rightarrow R_{EQ} \cdot C$ CIRCA COSTANTE

Quindi T_N è indipendente dal dimension. $\rightarrow$ SCELGO QUELLO MINIMO (RISPARMIO AREA)

ESEMPIO:

$S_N = 1$ e $S_P = 2$ per avere stessa conducibilità di P e N-MOSFET
Così ho stessi tempi di salita e discesa dei nodi.

$$t_p \approx 2,3 \cdot T_N = 2,3 \cdot R_{EQ} C \frac{N(N+1)}{2} \rightarrow \text{AUMENTA MOLTO ALL'AUM. DI } N$$

Con N molto alto, il ritardo è molto elevato, devo quindi evitare di avere tanti MOSFET in serie. Per ridurre i ritardi, spezzo i percorsi lunghi inserendo dei BUFFER

NUMERO DEI BUFFER

ESEMPIO: PERCORSO DI N TRANSISTOR DA SPEZZARE IN BLOCCHI
DI m TRANSISTOR $\rightarrow \left(\frac{N}{m}\right)$ BLOCCHI DI m TRANS + $\left(\frac{N}{m} - 1\right)$ BUFFER

$$T_m = R_{EQ} C \cdot \frac{m(m+1)}{2}$$

$$t_p \approx 2,3 \cdot T_m \frac{N}{m} + \left(\frac{N}{m} - 1\right) T_{\text{BUFFER}} = 2,3 R_{EQ} C \frac{m(m+1)}{2} \cdot \frac{N}{m} + \left(\frac{N}{m} - 1\right) T_{\text{BUFFER}}$$

$$= 2,3 R_{EQ} C \cdot \frac{n(m+1)}{2} + \left(\frac{n}{m} - 1\right) T_{\text{BUFFER}}$$

$$\frac{dt_p}{dm} = 2,3 R_{EQ} C \cdot \frac{n}{2} - \frac{n}{m^2} T_{\text{BUFFER}} = 0$$

$$m_{\text{OPT}} = \sqrt{\frac{2 T_{\text{BUFFER}}}{2,3 \cdot R_{EQ} C}} \rightarrow \text{SI DIMOSTRA CHE } m_{\text{OPT}} \text{ È CIRCA 3}$$

(BLOCCHI AL PIÙ DI 3 MOSFET IN SERIE)

SVANTAGGI DEI PASS-TRANS. COMPLEMENTARI

L'utilizzo dei pass-transistor complementari è necessario per evitare di trasferire segnali "deboli" all'inverter, il loro utilizzo però porta anche svantaggi.

1. MAGGIOR NUMERO DI TRANS (MAGG. CONSUMO D'AREA).
2. DEVO AVERE TUTTI I SEGNALE ANCHE IN FORMA NEGATA (PER PILOTARE I P-MOSFET).
3. AUMENTANO LE CAPACITÀ (PERCHÉ HO PIÙ TRANS) QUINDI AUMENTA ANCHE LA POT. DINAMICA SPESA.


SOLUZIONE ALTERNATIVA: Transistor di ripristino.

CARICA DEL NODO X

• A $\bar{E}=0 \rightarrow A=V_{DD}$; $G=0$; $X=0 \rightarrow F=1(V_{DD})$

IL P-MOSFET È SPENTO!

• PER $E>0 \rightarrow G=V_{DD}$, IL NODO X SI CARICA



QUANDO $V_X > V_{GT} \rightarrow F=0$

IL P-MOSFET SI ACCENDE, AIUTA NELLA CARICA DEL

NODO X E CARICA X ANCHE QUANDO N-MOSFET SI SPENDE

$V_X = V_{DD}$ ('1' FORTE)

TRANSISTOR DI RIPRISTINO

Utilizzo il PASS-TRANSISTOR singolo in combinazione di transistor di ripristino:

1. RISOLVE IL PROBLEMA DELL'1 DEBOLE.
2. LIMITA IL NUMERO DI TRANSISTOR (MENO CONSUMO D'AREA).
3. NON È NECESSARIO AVERE TUTTI I SEGNALE IN FORMA NEGATA
4. IN TEORIA HO MENO CAPACITÀ (MENO TRANS.) E QUINDI MENO POTENZA DINAMICA SPESA.

SVANTAGGIO: IL TRANSISTOR DI RIPRISTINO FUNZIONA ANCHE DURANTE LA SCARICA DEL TRANSISTOR.

ESEMPIO:

A $\bar{E}=0 \rightarrow A=0$; $G=V_{DD}$; $X=V_{DD} \rightarrow F=0$

IL P-MOSFET È ACCESO E SI OPPONE ALLA SCARICA DI X RALLENTANDO.

L'N-MOSFET DEV'ESSERE PIÙ CONDUTTIVO DEL

P-MOSFET SENNO V_X NON SCENDE $\rightarrow S_N \gg S_P$

SICCOME $S_N = 1 \rightarrow S_P < 1 \rightarrow L_P > L_{min}$

QUESTO AUMENTA C_X E DI CONSEGUENZA LA POT. SPESA

LOGICHE DINAMICHE CMOS

È necessario un segnale di clock (ϕ) per la sincronizzazione del circuito nelle due fasi. La funzione F è definita solo da PU o PD. La realizzazione di PD (o PU) segue le stesse regole dei gate statici.

- INGRESSI CONNESSI AI GATE.
- RETI DI MOSTET IN SERIE O PARALLELO.
- PD FORMATO DA N-MOSTET, PU FORM. DA P-MOSTET.


1. SE F È REALIZZATA DAL PD SI PARLA DI BLOCCO ϕ_N (N-MOSTET)
2. SE F È REALIZZATA DAL PU SI PARLA DI BLOCCO ϕ_P (P-MOSTET)

Con N INGRESSI $\rightarrow (N+2)$ MOSTET (meglio delle log. statiche CMOS)

PRECARICA E VALUTAZIONE

Prendiamo in considerazione un blocco ϕ_N . Il segnale di clock (ϕ) determina:

1. $\phi = 0 \rightarrow$ FASE DI PRE-CARICA (BLOCCO ϕ_N)
O PRE-SCARICA (BLOCCO ϕ_P)
2. $\phi = 1 \rightarrow$ FASE DI VALUTAZIONE DEGLI INGRESSI



Analizziamo le due fasi.

1. PRE-CARICA ($\phi = 0$): m_N OFF, m_P ON

Il P-MOSTET CARICA C_L A $V_{DD} \rightarrow F = 1$. Questo viene fatto prima di ogni valutazione degli ingressi.

2. VALUTAZIONE ($\phi = 1$): m_N ON, m_P OFF

↳ Se il PD è spento, l'uscita rimane a $V_{DD} \rightarrow F = 1$

↳ Se il PU è acceso, l'uscita si scarica a massa $\rightarrow F = 0$

Siccome m_N e m_P non sono mai accesi insieme, non c'è mai un percorso conduttivo tra V_{DD} e massa. La potenza statica consumata è quindi nulla (non c'è corrente di cortocircuito).

1. PRE-CARICA $\rightarrow F = 1$:

L'uscita in questa fase non è significativa perché è sempre uguale (in questa fase gli ingressi possono variare come vogliono senza influenzare il funzionamento della porta).

2. VALUTAZIONE $\rightarrow F$ DIPENDE DALLA CONNESSIONE NEL PD:

$F(I_1, I_2, \dots, I_N) = PD \rightarrow$ L'uscita viene letta solo in questa fase

Se il PD è spento l'uscita rimane al valore predefinito V_{DD} , nella realtà, diventa un nodo isolato e la sua tensione dipende quindi dalle correnti di perdita del circuito!

BLOCCO ϕ_P

1. SE $\phi = 1 \rightarrow M_N$ ON, M_P OFF:

PRE-SCARICA $\rightarrow F = 0$

L'uscita in questa fase non è significativa perché è sempre portata a massa (in questa fase gli ingressi possono variare come vogliono senza influenzare il funzionamento della porta)

2. SE $\phi = 0 \rightarrow M_N$ OFF, M_P ON:

VALUTAZIONE DEGLI INGRESSI $\rightarrow F$ DIPENDE DALLA CONDUZIONE DEL PU



$$F(I_1, I_2, \dots, I_N) = F$$

L'uscita viene letta solo in questa fase (ad ingressi fermi)

↳ SE IL PU È ACCESO, L'USCITA SI CARICA A $V_{DD} \rightarrow F = 1$

↳ SE IL PU È SPENTO, L'USCITA RIMANE A 0 $\rightarrow F = 0$



NELLA REALTÀ L'USCITA RIMANE UN NODO ISOLATO E LA SUA TENSIONE DIPENDE DALLE CORRENTI DI PERDITA DEL CIRCUITO.



CARATTERISTICHE GENERALI

- N INGRESSI $\rightarrow (N+2)$ MOSTFET (CONTRO 2N DELLE STATICHE CMOS)
- LA SINTESI DI PU E PD SEGUE LE STESSSE REGOLE DELLE LOGICHE STATICHE
- $V_{OL} = 0, V_{OH} = V_{DD} \rightarrow$ MASSIMO SWING LOGICO
- MINORE IMMUNITÀ AI DISTURBI RISPETTO ALLE LOGICHE STATICHE (QUANDO L'USCITA È UN NODO ISOLATO, OVERTO QUANDO NON È CONNESSO NE A V_{DD} E NE A MASSA). MI SERVE DEFINIRE NUOVI MARGINI DI IMMUNITÀ

ESEMPIO: BLOCCO $\phi_N \rightarrow F = 1$ È UN NODO ISOLATO, QUALCOSA A VALLE POTREBBE SCARICARMI L'USCITA.



SE IL BLOCCO SUCCESSIVO È UNA LOGICA DINAMICA, 'F' DEVE PILOTARE SOLO UN PD (NEL CASO ϕ_N), QUINDI SE RICEVO UNA TENSIONE SUPERIORE A V_{TN} (ANCHE DI POCO, L'USCITA VIENE LETTA CORRETTA. COME '1'!

$$NM_H = V_{DD} - V_{TN}$$

$$NM_L = V_{TN}$$

$\left. \begin{matrix} NM_H = V_{DD} - V_{TN} \\ NM_L = V_{TN} \end{matrix} \right\} NM_H > NM_L \rightarrow$ "RESTA COMUNQUE IL PROB. DEL NODO ISOLATO"

TEMPI DI RITARDO

Siccome il funz. si basa su 2 fasi, sommo i tempi in ritardo

- TEMPO DI PRECARICA/PRESCARICA (COME IL TEMPO DI SALITA/DISC. NELL'INVERTER)

- TEMPO DI VALUTAZIONE

↳ SE $F=1 \rightarrow t_r = 0$ (C_L È GIÀ CARICO)

↳ SE $F=0 \rightarrow t_r$ CALCOLATO COME PER LE LOGICHE STATICHE CMOS (USANDO IL DIMENSIONAMENTO EQUIVALENTE DEL PD)

⚠ ATTENZIONE: C'È SEMPRE UN N-MOSFET IN PIÙ IN SERIE (QUELLO COLLEGATO AL CLOCK)

Il tempo di precarica/prescarica è sempre necessario (ma è un tempo morto in cui il circuito non fa niente), tipicamente è minore del tempo di valutazione (ho un solo transistor). Durante questo tempo posso fare altre cose all'interno del circuito. Siccome ho meno mosfet (minore C_{in} , meno SELF-LOADING) le porte dinamiche sono più veloci!

CONSUMO DI POTENZA GATE DINAMICI

Alternando precarica e valutazione, elimino la potenza di corto-circuito, anche se gli ingressi variano lentamente, lo fanno durante il tempo di precarica. L'N-mosfet comunque rimane spento, quindi non c'è mai corrente da V_{DD} e massa.

RESTA LA POTENZA DINAMICA

$$P_{DIN} = C_L V_{DD}^2 f_{CK} P_{0 \rightarrow 1} \quad \text{DOVE } P_{0 \rightarrow 1} = P_0 \cdot P_1$$

LA PRE-CARICA PORTA SEMPRE L'USCITA A 1! $\rightarrow P_1 = 1$

$$P_{DIN} = C_L V_{DD}^2 f_{CK} P_0 \rightarrow \text{LA SW. A. NELLE PORTE DINAMICHE È MAGGIORE DELLE PORTE STATICHE.}$$

Questo porta ad un ALTA POTENZA DINAMICA

ES: NOR A DUE INGRESSI

$$P_{0 \rightarrow 1} = P_0 = \frac{3}{4} \quad (\text{NELLE LOGICHE STATICHE } P_{0 \rightarrow 1} = \frac{3}{16})$$

ES: NOR A TRE INGRESSI


$$P_{0 \rightarrow 1} = P_0 = \frac{7}{8} \quad (\text{NELLE LOGICHE STATICHE } P_{0 \rightarrow 1} = \frac{7}{64})$$

Con N ingressi:

- DINAMICHE: $P_{0 \rightarrow 1} = \frac{N_0}{2^N}$

- STATICHE: $P_{0 \rightarrow 1} = \frac{N_0 N_1}{2^{2N}}$

PORTE IN CASCATA



IL COLLEGAMENTO DI PORTE DIN. IN CASCATA E' PROBLEMATICO


- GLI INGRESSI DEVONO ESSERE STABILITI IN FASE DI VALUTAZIONE
- UN BLOCCO ϕ_N PUO' ACCETTARE IN INGR. UNA TRANSIZIONE $0 \rightarrow 1$, UN BLOCCO ϕ_P PUO' ACCETTARE INVECE UNA TRANSIZIONE $1 \rightarrow 0$.
- L'USCITA Z_1 INVECE FA IL CONTRARIO, RESTA SEMPRE ALTA OPPURE C'E' UNA TRANSIZIONE $1 \rightarrow 0$.
- SE L'USCITA Z_1 DEVE VALERE 0, LA SUA TENSIONE DEVE ESSERE NULLA ALL'INIZIO DELLA FASE DI VALUTAZIONE DELLA SECONDA PORTA, ALTRIMENTI Z_2 SI SCARICA DURANTE LA TRANSIZIONE $1 \rightarrow 0$ DEL NODO Z_1
- CON I BLOCCHI ϕ_P AVVIENE IL CONTRARIO, LA TRANSIZIONE $0 \rightarrow 1$ CARICA PARZIALMENTE L'USCITA DELLA PORTA SUCCESSIVA

"PRATICAMENTE SE Z_1 NON SI SCARICA PRIMA DELLA VALUTAZIONE DELLA PORTA SUCCESSIVA, IL BLOCCO A VALLE INTERPRETA MALE L'INGRESSO. NON POSSO ACCETTARE UNA TRANSIZIONE LENTA $1 \rightarrow 0$ DELLA PRIMA USCITA"

LOGICHE DOMINO

- BLOCCO ϕ_N : ACCETTA TRANSIZIONI LENTE $0 \rightarrow 1$ IN INGRESSO, INDUCONO SOLO UN TEMPO DI PROPAGAZIONE MAGGIORE. PRODUCE IN USCITA TRANSIZIONI $1 \rightarrow 0$ (NON POSSONO ESSERE INGRESSO DI BLOCCO ϕ_N)
- BLOCCO ϕ_P : ACCETTA TRANSIZIONI LENTE $1 \rightarrow 0$ IN INGRESSO, INDUCONO SOLO UN MAGGIOR RITARDO. PRODUCE IN USCITA TRANSIZIONI $0 \rightarrow 1$ (NON POSSONO ESSERE INGRESSO DI BLOCCO ϕ_P)

SOLUZIONE: INVERTO LE TRANSIZIONI IN USCITA CON UN INVERTER CMOS STATICO !! $\rightarrow$ LOGICHE DOMINO DINAMICHE




- L'INVERTER AGGIUNGE RITARDO
- PUO' ESSERE UTILIZZATO COME BUFFER PER PIOTARE GRANDI CAPACITA'
- SINTETIZZA FUNZ. NON INVERTENTI (ES: AND, OR)

LOGICHE DINAMICHE NP-CMOS

L'uscita di un blocco Φ_N è buona per un blocco Φ_P e viceversa. Se alterno i blocchi non mi serve neanche il buffer, così evito che l'inverter aggiunga ulteriore ritardo.

ATTENZIONE: LA VACUTAZIONE DEVE AVVENIRE NELLO STESSO LASSO TEMPORALE PER ENTRAMBI I BLOCCHI (NON POSSO VACUT. MENTRE L'USCITA PRECEDENTE È IN FASE DI PRECARICA/PRESCARICA). HO BISOGNO DI DUE CLOCK OPPOSTI: Φ E $\bar{\Phi}$



LE PU FATTI CON I P-MOSFET SONO TIPICAMENTE PIÙ LENTI, AVRÒ QUINDI UN DIMENSIONAMENTO MAGGIORE PER COMPENSARE E/AVERE RITARDA SIMILI TRA LE PORTE (SVAUTAGGIOSO DISP. A BLOCCHI Φ_N)

CONFRONTO NEGLI STILI CIRCUITALI

FAMIGLIA LOGICA	VANTAGGI	SVANTAGGI
CMOS STATICA	• ROBUSTEZZA (PU+PD) • SWING = V_{DD} • MARGINI DI IMM. SIMMETRICI • $E_r = 65$ • GESTITI BENE DA T-CAD	• 2N MOSFET (AREA) • LENTE SE IL TAN IN È ALTO • ALTE CAP. IN INGRESSO • ALTO SELF LOADING
PASS TRANS.	• IMPLM MOLTO EFFIC. (POCHI MOSFET) • $V_{SWING} = V_{DD}$ CON PASS. TRANS. COMPLEMENTARI O DI RIPRISTINO	• LAYOUT NON SIMMETRICO • MARGINI DI IMMUNITÀ NON SIMMETRICI • SEGNALI DEBOLI CON PASS-TRANS SINGOLI • TANTI MOSFET CON PASS-TRANS COMPLEMENTARI (+AREA, +CAP)
CMOS DINAMICA	• $V_{SWING} = V_{DD}$ • (N+2) MOSFET (-AREA) • C_{IN} BASSA • BASSO SELF-LOADING. • MOLTO VELOCI	• VULNERABILI AI DISTURBI QUANDO L'USCITA È RICARICA ↳ CORRENTI DI PERDITA ↳ ACCOPP. CAPACITATIVI • CONN. IN CASCATA NON BANALE • ALTA SW. ACTIVITY → ALTA P_{DIN}

PRINCIPALI FIGURE DI MERITO:

Immunità di disturbi, velocità, consumo di pot. e occupazione d'area